Feb
23
2013
Compilación y Simulación de VHDL en FEL
Organizado por: Admin
Lugar: Commuinty Center
desde: 02:00 PM hasta: 05:00 PM
CAMBIO DE FECHA: ESTE TALLER SE HA CAMBIADO PARA EL SÁBADO 23 DE MARZO, MISMA HORA, MISMO LUGAR.
Te enseñararemos cómo compilar y simular código basado en VHDL a través de ghdl y GTKWave. Consistirá en el diseño de distintos dispositivos en el mundo de los sistemas embebidos como: biestables, multiplexores, decodificadores utilizando las herramientas disponibles en el Spin Fedora Electronic
Dirigido a:
Estudiantes de Ing. Electrónica, Sistemas y afines. Aficionados a la electrónica digital.
Facilitadora:
Kiara Navarro
Horario:
2:00 p.m. a 5:00 p.m.
Inversión:
B/.5.00
Lugar:
Community Center